플립플롭과 래치의 차이와 SR 래치(NOR/NAND) 동작 정리

플립플롭과 래치

플립플롭(flip-flop)과 래치(latch)는 2개의 안정된(bi-stable) 상태 중 하나를 가지는 1비트 기억 소자이다.

플립플롭과 래치도 게이트로 구성되지만 조합논리회로와 달리 궤환(feed back)이 있다.

 

NOR 게이트로 구성된 SR 래치

S	R	Q(t+1)
0	0	Q(t)
0	1	0
1	0	1
1	1	금지

 

S=0, R=0 일 때: Q(t+1) = Q(t), 출력의 상태가 변하지 않는다.

Q = 0, Q' = 1 인 경우

 

Q = 1, Q' = 0 인 경우

S=0, R=1 일때: S가 Q로 출력된다.

Q=0, Q'=1

S=1, R=0 일 때: S가 Q로 출력된다.

Q=1, Q'=0

S=1, R=1 일 때: Q와 'Q가 반전되지 않으므로 입력이 금지된다.

Q=0, Q'=0

 

NAND 게이트로 구성된 SR 래치

S	R	Q(t+1)
0	0	금지
0	1	1
1	0	0
1	1	Q(t)

 

S=0, R=0 일 때: Q와 'Q가 반전되지 않으므로 입력이 금지된다.

Q=1, Q'=1

S=0, R=1 일 때: R이 Q로 출력된다.

Q=1

S=1, R=0 일 때: R이 Q로 출력된다.

Q=0

S=1, R=1 일 때: Q(t+1) = Q(t), 출력의 상태가 변하지 않는다.

Q=0, Q'=1인 경우

Q=1, Q'=0인 경우